一、復(fù)習內(nèi)容及基本要求
　　1.基本概念與知識
　　集成電路分類，CMOS集成電路的物理結(jié)構(gòu)等基礎(chǔ)知識。CMOS集成電路的設(shè)計和制造流程，物理設(shè)計的基本要素。
　　2.MOSFET邏輯設(shè)計
　　基本CMOS邏輯門和復(fù)雜邏輯門的電路結(jié)構(gòu)和物理設(shè)計原理。CMOS邏輯門電子學分析，包括直流特性、開關(guān)特性和瞬態(tài)響應(yīng)等。
　　3.硬件描述語言
　　Verilog HDL編程，功能的數(shù)字系統(tǒng)設(shè)計，并可進行邏輯綜合。
　　4.高級數(shù)字系統(tǒng)分析
　　硬件描述語言HDL設(shè)計硬件系統(tǒng)的方法，電路與系統(tǒng)的物理特性，如面積消耗、速度、功耗、時滯、吞吐量等參數(shù)分析。VLSI系統(tǒng)時鐘和時鐘域、狀態(tài)機的設(shè)計。加法器、乘法器等關(guān)鍵運算單元的不同設(shè)計方案，高速運算邏輯電路的設(shè)計。
　　5.微電子系統(tǒng)設(shè)計
　　雙極/CMOS數(shù)字電路單元設(shè)計，專用集成電路(ASIC)設(shè)計，SoC設(shè)計方法，數(shù)字電路EDA技術(shù)，模擬/射頻集成電路CAD，工藝與器件模擬。
　　6.系統(tǒng)級物理設(shè)計
　　VLSI物理設(shè)計的基本概念和知識。系統(tǒng)布局布線、時鐘分布、模塊分布。串擾、拴鎖、天線效應(yīng)、輸入/輸出電路及低功耗設(shè)計等。集成電路測試基礎(chǔ)。
　　7.考試的基本要求
　　要求考生有扎實的半導(dǎo)體器件物理、模擬/數(shù)字/射頻集成電路設(shè)計、集成電路與系統(tǒng)工藝及測試等相關(guān)基礎(chǔ)理論知識。掌握現(xiàn)代集成電路與系統(tǒng)課程的基本概念和原理，能夠綜合應(yīng)用所學的知識分析問題。
　　二、建議參考
　　1. John P. Uyemura，周潤德譯，超大規(guī)模集成電路與系統(tǒng)導(dǎo)論，北京：電子工業(yè)出版社，2004.1.
　　2.郝躍，賈新章等，編著，微電子概論(第二版)，北京：電子工業(yè)出版社，2011.6.